|
000
|
01566nam 2200313 450
|
|
001
|
012022000295
|
|
005
|
20211006085658.4
|
|
010
|
|
@a978-7-04-055664-3@dCNY68.00
|
|
100
|
|
@a20210925d2021 em y0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aak a 001yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@a电子技术基础@Adian zi ji shu ji chu@i数字部分@f华中科技大学电子技术课程组编@g主编康华光, 张林@g参编罗杰
|
|
205
|
|
@a第7版
|
|
210
|
|
@a北京@c高等教育出版社@d2021.8
|
|
215
|
|
@a504页@c图@d26cm
|
|
300
|
|
@a“十二五”普通高等教育本科国家级规划教材 面向21世纪课程教材
|
|
314
|
|
@a康华光, 1925年8月出生于湖南衡山, 2019年7月逝于武汉, 曾是华中科技大学教授、博士生导师。张林, 1963年2月出生。1985年毕业于华中科技大学 (原华中工学院) 自动控制系并留校任教, 在职期间获得硕士、博士学位。
|
|
320
|
|
@a有书目 (第498页) 和索引
|
|
330
|
|
@a本书共11章, 分别是: 数字逻辑概论, 逻辑代数与硬件描述语言基础, 逻辑门电路, 组合逻辑电路, 锁存器和触发器, 时序逻辑电路, 半导体存储器, FPGA和CPLD, 脉冲波形的变换与产生, 数模与模数转换器, 数字系统设计基础。附录中列出电气简图用图形符号二进制逻辑单元 (GB/T 4728.12-2008) 简介, 常用逻辑符号对照表, 编写Verilog HDL测试模块。
|
|
606
|
0
|
@a电子技术@Adian zi ji shu@x高等学校@j教材
|
|
690
|
|
@aTN@v5
|
|
701
|
0
|
@a康华光,@Akang hua guang@f1925-2019@4主编
|
|
701
|
0
|
@a张林,@Azhang lin@f1963-@4主编
|
|
702
|
0
|
@a罗杰@Aluo jie@4参编
|
|
712
|
02
|
@a华中科技大学@Ahua zhong ke ji da xue@b电子技术课程组@Bdian zi ji shu ke cheng zu@4编
|
|
801
|
0
|
@aCN@bCDNYKJZYXY@c20210925
|
|
905
|
|
@aCDNYKJZYXY@b300659257-9@dTN@e287@f3
|
|
|
|
|
| |
| 电子技术基础.数字部分/华中科技大学电子技术课程组编/主编康华光, 张林/参编罗杰.-第7版.-北京：高等教育出版社，2021.8 |
| 504页：图；26cm |
| “十二五”普通高等教育本科国家级规划教材 面向21世纪课程教材 |
| |
| ISBN 978-7-04-055664-3：CNY68.00 |
| 本书共11章, 分别是: 数字逻辑概论, 逻辑代数与硬件描述语言基础, 逻辑门电路, 组合逻辑电路, 锁存器和触发器, 时序逻辑电路, 半导体存储器, FPGA和CPLD, 脉冲波形的变换与产生, 数模与模数转换器, 数字系统设计基础。附录中列出电气简图用图形符号二进制逻辑单元 (GB/T 4728.12-2008) 简介, 常用逻辑符号对照表, 编写Verilog HDL测试模块。 |
| ● |
正题名：电子技术基础
索取号：TN/287
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
659257
|
300659257
|
流通五库四楼/
[索取号:TN/287]
|
在馆
|
|
|
2
|
659258
|
300659258
|
流通五库四楼/
[索取号:TN/287]
|
在馆
|
|
|
3
|
659259
|
300659259
|
流通五库四楼/
[索取号:TN/287]
|
在馆
|
|
