|
000
|
01274nam0 2200289 45
|
|
001
|
012014000000
|
|
005
|
20140820121212.0
|
|
010
|
|
@a978-7-121-22655-7@dCNY58.00
|
|
100
|
|
@a20140820d2014 em y0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aa a 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@a基于Quartus II的FPGA/CPLD数字系统设计与应用@Aji yu Quartus II de FPGA/CPLD shu zi xi tong she ji yu ying yong@f黄平, 王伟, 周广涛编著
|
|
210
|
|
@a北京@c电子工业出版社@d2014
|
|
215
|
|
@a324页@c图@d26cm
|
|
225
|
2
|
@a卓越工程师培养计划@Azhuo yue gong cheng shi pei yang ji hua
|
|
320
|
|
@a有书目
|
|
330
|
|
@a本书系统介绍了基于Quartus Ⅱ的FPGA/CPLD数字系统设计与应用，内容包括FPGA/CPLD、Quartus Ⅱ及Verilog HDL的相关知识，门电路、组合逻辑电路、时序逻辑电路的设计，常用的数字系统设计实例，可参数化宏模块及IP核的使用，以及基于Quartus Ⅱ的FPGA/CPLD系统设计实例。本书中的范例具有很强的实用性，并且均通过了软、硬件调试与仿真验证。
|
|
410
|
0
|
@12001 @a卓越工程师培养计划
|
|
606
|
0
|
@a可编程序逻辑器件@Ake bian cheng xu luo ji qi jian@x系统设计
|
|
690
|
|
@aTP33@v5
|
|
701
|
0
|
@a黄平@Ahuang ping@4编著
|
|
701
|
0
|
@a王伟@Awang wei@4编著
|
|
701
|
0
|
@a周广涛@Azhou guang tao@4编著
|
|
801
|
0
|
@aCN@bCDNYKJZYXY@c20140820
|
|
905
|
|
@aCDNYKJZYXY@dTP33@e101@f3
|
|
|
|
|
| |
| 基于Quartus II的FPGA/CPLD数字系统设计与应用/黄平, 王伟, 周广涛编著.-北京：电子工业出版社，2014 |
| 324页：图；26cm.-(卓越工程师培养计划) |
| |
| |
| ISBN 978-7-121-22655-7：CNY58.00 |
| 本书系统介绍了基于Quartus Ⅱ的FPGA/CPLD数字系统设计与应用，内容包括FPGA/CPLD、Quartus Ⅱ及Verilog HDL的相关知识，门电路、组合逻辑电路、时序逻辑电路的设计，常用的数字系统设计实例，可参数化宏模块及IP核的使用，以及基于Quartus Ⅱ的FPGA/CPLD系统设计实例。本书中的范例具有很强的实用性，并且均通过了软、硬件调试与仿真验证。 |
| ● |
正题名：基于Quartus II的FPGA/CPLD数字系统设计与应用
索取号：TP33/101
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
473932
|
300473932
|
流通五库四楼/
[索取号:TP33/101]
|
在馆
|
|
|
2
|
473933
|
300473933
|
流通五库四楼/
[索取号:TP33/101]
|
在馆
|
|
|
3
|
473934
|
300473934
|
流通五库四楼/
[索取号:TP33/101]
|
在馆
|
|
