|
000
|
01032nam0 2200265 45
|
|
001
|
012014000000
|
|
005
|
20140606121212.0
|
|
010
|
|
@a978-7-121-22284-9@dCNY65.00 (含光盘)
|
|
100
|
|
@a20140606d2014 em y0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aa z 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@aVerilog HDL数字系统设计及仿真@AVerilog HDL shu zi xi tong she ji ji fang zhen@f于斌编著
|
|
210
|
|
@a北京@c电子工业出版社@d2014
|
|
215
|
|
@a448页@c图@d26cm@e光盘1片
|
|
225
|
2
|
@a工程设计与分析系列@Agong cheng she ji yu fen xi xi lie
|
|
307
|
|
@a附光盘：ISBN 978-7-89432-814-4
|
|
330
|
|
@a本书贴合工程实际，详细介绍电子系统分析，每章中都会给出使用本章知识完成的实例，按照门级、数据流级、行为级、任务和函数、测试模块、可综合设计和完整实例的顺序向读者介绍Verilog HDL 的语法和使用方式。
|
|
410
|
0
|
@12001 @a工程设计与分析系列
|
|
606
|
0
|
@aVHDL语言@AVHDL yu yan@x程序设计
|
|
690
|
|
@aTP312@v5
|
|
701
|
0
|
@a于斌@Ayu bin@4编著
|
|
801
|
0
|
@aCN@bCDNYKJZYXY@c20140606
|
|
905
|
|
@aCDNYKJZYXY@dTP312@e335@f3
|
|
|
|
|
| |
| Verilog HDL数字系统设计及仿真/于斌编著 .-北京：电子工业出版社，2014 |
| 448页：图；26cm＋光盘1片.-(工程设计与分析系列) |
| |
| |
| ISBN 978-7-121-22284-9：CNY65.00 (含光盘) |
| 本书贴合工程实际，详细介绍电子系统分析，每章中都会给出使用本章知识完成的实例，按照门级、数据流级、行为级、任务和函数、测试模块、可综合设计和完整实例的顺序向读者介绍Verilog HDL 的语法和使用方式。 |
| ● |
正题名：Verilog HDL数字系统设计及仿真
索取号：TP312/335
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
467523
|
300467523
|
流通五库四楼/
[索取号:TP312/335]
|
在馆
|
|
|
2
|
467524
|
300467524
|
流通五库四楼/
[索取号:TP312/335]
|
在馆
|
|
|
3
|
467525
|
300467525
|
流通五库四楼/
[索取号:TP312/335]
|
在馆
|
|
