|
000
|
01253nam0 2200301 450
|
|
001
|
012019000454
|
|
005
|
20191118161943.6
|
|
010
|
|
@a978-7-121-34898-3@dCNY99.00
|
|
100
|
|
@a20181016d2018 em y0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aak z 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@a基于Quartus Prime的数字系统Verilog HDL设计实例详解@Aji yu Quartus Primede shu zi xi tong Verilog HDLshe ji shi li xiang jie@f周润景, 李志, 张玉光编著
|
|
205
|
|
@a第3版
|
|
210
|
|
@a北京@c电子工业出版社@d2018.9
|
|
215
|
|
@a460页@c图@d26cm
|
|
300
|
|
@aEDA应用技术
|
|
330
|
|
@a本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法, 软件开发平台为Altera公司的QuartusPrime16.1FPGA/CPLD设计软件。本书由浅入深地介绍了利用QuartusPrime进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富, 既有简单的数字逻辑电路实例, 也有复杂的数字系统设计实例。
|
|
606
|
0
|
@a可编程序逻辑阵列@Ake bian cheng xu luo ji zhen lie@x系统设计
|
|
606
|
0
|
@aVHDL语言@AVHDLyu yan@x程序设计
|
|
690
|
|
@aTP33@v5
|
|
690
|
|
@aTP312@v5
|
|
701
|
0
|
@a周润景@Azhou run jing@4编著
|
|
701
|
0
|
@a李志@Ali zhi@4编著
|
|
701
|
0
|
@a张玉光@Azhang yu guang@4编著
|
|
801
|
0
|
@aCN@bCDNYKJZYXY@c20191118
|
|
905
|
|
@aCDNYKJZYXY@b300608248-9@dTP33@e151@f2
|
|
|
|
|
| |
| 基于Quartus Prime的数字系统Verilog HDL设计实例详解/周润景, 李志, 张玉光编著.-第3版.-北京：电子工业出版社，2018.9 |
| 460页：图；26cm |
| EDA应用技术 |
| |
| ISBN 978-7-121-34898-3：CNY99.00 |
| 本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法, 软件开发平台为Altera公司的QuartusPrime16.1FPGA/CPLD设计软件。本书由浅入深地介绍了利用QuartusPrime进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富, 既有简单的数字逻辑电路实例, 也有复杂的数字系统设计实例。 |
| ● |
正题名：基于Quartus Prime的数字系统Verilog HDL设计实例详解
索取号：TP33/151
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
608248
|
300608248
|
流通五库四楼/
[索取号:TP33/151]
|
在馆
|
|
|
2
|
608249
|
300608249
|
流通五库四楼/
[索取号:TP33/151]
|
在馆
|
|
