|
000
|
01724oam2 22003251 450
|
|
001
|
0126160741
|
|
005
|
20241126160741.0
|
|
010
|
|
@a978-7-03-078383-7@dCNY78.00
|
|
100
|
|
@a20240514d2024 em y0chiy0121 ea
|
|
101
|
1
|
@achi@cinc
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aa z 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@aSystemVerilog硬件设计@ASystemVerilog ying jian she ji@eRTL设计和验证@f(印) 瓦伊巴夫·塔拉特著@g孙健, 魏东译
|
|
210
|
|
@a北京@c科学出版社@d2024.04
|
|
215
|
|
@axiv, 268页@c图@d26cm
|
|
225
|
2
|
@a数字IC设计工程师丛书@Ashu zi IC she ji gong cheng shi cong shu
|
|
314
|
|
@a瓦伊巴夫·塔拉特, “I Rupee S T”的企业家和导师。1995年在Kolhapur的Shivaji大学获得电子学士学位。1999年毕业于印度理工学院孟买分校, 主修航空航天控制与制导, 获得理工硕士学位。在半定制ASIC和FPGA设计方面拥有超过18年的经验, 主要使用的HDL语言有Verilog、System Verilog和VHDL。曾在儿家跨国公司担任顾问、高级设计工程师和技术经理。
|
|
330
|
|
@a本书共分15章, 内容包括SystemVerilog中的常量和数据类型、SystemVerilog的硬件描述、SystemVerilog中的面向对象编程、SystemVerilog增强特性、SystemVerilog中的组合逻辑设计、SystemVerilog中的时序逻辑设计、RTL设计和综合指南、复杂设计的RTL设计和策略、有限状态机、SystemVerilog中的端口和接口、验证结构、验证技术和自动化、高级验证结构、验证案例等。
|
|
410
|
0
|
@12001@a数字IC设计工程师丛书
|
|
517
|
1
|
@aRTL设计和验证@ARTL she ji he yan zheng
|
|
606
|
0
|
@a硬件描述语言@Aying jian miao shu yu yan@x程序设计
|
|
610
|
0
|
@aVHDL语言@AVHDL yu yan
|
|
690
|
|
@aTP312@v5
|
|
690
|
|
@aTP312.8VH@v5
|
|
701
|
1
|
@a塔拉特@Ata la te@g(Taraate, Vaibbhav)@4著
|
|
702
|
0
|
@a孙健@Asun jian@4译
|
|
702
|
0
|
@a魏东@Awei dong@4译
|
|
801
|
0
|
@aCN@b人天书店@c20240514
|
|
905
|
|
@aCKNYKJZYXY@b300723031-3@dTP312@e653@f3
|
|
|
|
|
| |
| SystemVerilog硬件设计：RTL设计和验证/(印) 瓦伊巴夫·塔拉特著/孙健, 魏东译.-北京：科学出版社，2024.04 |
| xiv, 268页：图；26cm.-(数字IC设计工程师丛书) |
| |
| |
| ISBN 978-7-03-078383-7：CNY78.00 |
| 本书共分15章, 内容包括SystemVerilog中的常量和数据类型、SystemVerilog的硬件描述、SystemVerilog中的面向对象编程、SystemVerilog增强特性、SystemVerilog中的组合逻辑设计、SystemVerilog中的时序逻辑设计、RTL设计和综合指南、复杂设计的RTL设计和策略、有限状态机、SystemVerilog中的端口和接口、验证结构、验证技术和自动化、高级验证结构、验证案例等。 |
| ● |
正题名：SystemVerilog硬件设计
索取号：TP312/653
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
723031
|
300723031
|
流通五库四楼/
[索取号:TP312/653]
|
在馆
|
|
|
2
|
723032
|
300723032
|
流通五库四楼/
[索取号:TP312/653]
|
在馆
|
|
|
3
|
723033
|
300723033
|
流通五库四楼/
[索取号:TP312/653]
|
在馆
|
|
